RTL Lint MCP

一个本地 MCP 服务器，让助手对 Verilog 和 SystemVerilog 文件及项目进行 lint，并返回结构化诊断。

可以做什么

对 Verilog 和 SystemVerilog 源文件执行 lint，返回助手可读取和处理的结构化诊断。可按单个文件或整个项目进行检查。结果以结构化形式给出而非原始文本，便于助手汇总或解释发现的问题。

适用场景

适合助手协助 HDL 开发时检查 Verilog 或 SystemVerilog 文件的 lint 问题，或在综合、仿真前审查项目的风格与正确性问题。

运行要求

作为本地进程运行，通过 uvx 从 PyPI 包 rtl-lint-mcp 启动，需要 Python 和 uv。必须设置环境变量 RTL_LINT_ALLOWED_ROOTS，指向服务器可读取的 RTL 文件所在目录。仅限桌面端，不支持网页执行。