RTL Lint MCP

一個本機 MCP 伺服器，讓助理對 Verilog 與 SystemVerilog 檔案及專案進行 lint，並回傳結構化診斷。

可以做什麼

對 Verilog 與 SystemVerilog 原始碼檔案執行 lint，回傳助理可讀取與處理的結構化診斷。可針對單一檔案或整個專案檢查。結果以結構化形式提供而非原始文字，方便助理彙整或說明發現的問題。

適用情境

適合助理協助 HDL 開發時檢查 Verilog 或 SystemVerilog 檔案的 lint 問題，或在合成、模擬前審查專案的風格與正確性問題。

執行需求

以本機程序執行，透過 uvx 從 PyPI 套件 rtl-lint-mcp 啟動，需要 Python 與 uv。必須設定環境變數 RTL_LINT_ALLOWED_ROOTS，指向伺服器可讀取的 RTL 檔案所在目錄。僅限桌面端，不支援網頁執行。